11.1发行说明 –  PAR / Timing Analyzer / trce  – 为什么在11.1 PAR报告中看到组件切换限制警告?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1发行说明 – PAR / Timing Analyzer / trce – 为什么在11.1 PAR报告中看到组件切换限制警告?

问题描述

为什么我在11.1 PAR报告中看到了组件切换限制警告?

– 在10.1中,我的设计有以下警告:

警告:时间:3238 – 时序约束

“TS_clk = PERIOD TIMEGRP”clk“1 ns HIGH 50%;”

未通过脉冲宽度检查时钟“reset_IBUF”,因为低值(500 ps)或高值(500 ps)较小

比引脚上的最小内部脉冲宽度限制为527 ps低和527 ps高

“/顶部/打包/顶/ Tracking_Module / Tracking_Module \ /地址<3> / Tracking_Module \ / address_0 / SR”。请增加

约束期间消除此计时故障。

– 现在,在11.1中,我的设计具有以下内容:

警告:参数:450 – 由于组件切换限制违规,至少有一个时序约束无法满足

已检测到受约束的组件。下面的时序约束摘要显示了失败的约束(在此之前

用星号(*))。请使用时间分析器(GUI)或TRCE(命令行)和映射的NCD和PCF文件

更详细地评估组件切换限制违规。评估数据表以寻找替代方案

组件的配置,可以允许约束中请求的频率。否则,时机

可能需要修改覆盖此组件的约束以满足指定的组件切换限制

数据表。

信息:时间:3284 – 该时间报告是使用估计的延迟生成的

信息。有关准确的数字,请参阅“布局和布线”

时间报告。

约束前面的星号(*)表示未满足。

这可能是由于设置或保留违规造成的。

————————————————– ————————————————– ——

约束|检查|最坏情况|最佳案例|时间安排|定时

| |松弛|可实现的错误|得分了

————————————————– ————————————————– ——

* TS_clk = PERIOD TIMEGRP“clk”1 ns HIGH 5 |设置| -1.782ns | 2.782ns | 147 | 59989

0%| HOLD | 0.291ns | | 0 | 0

| MINPERIOD | -0.818ns | 1.818ns | 2 | 1636

| MINLOWPULSE | -0.054ns | 1.054ns | 11 | 594

| MINHIGHPULSE | -0.054ns | 1.054ns | 11 | 594

————————————————– ————————————————– –

OFFSET =在COMP“clk”|之后输出15 ns MAXDELAY | 6.891ns | 8.109ns | 0 | 0

————————————————– ————————————————– –

OFFSET =在COMP“clk”|之前10 ns设置| 7.823ns | 2.177ns | 0 | 0

————————————————– ————————————————– –

解决/修复方法

分量开关限制是报告每个约束的时钟或其他信号的最大限制特性的新方法。这些包括硬件限制。这些是PAR报告中的预期变化,并且与约束的使用直接相关,而不是报告硬件的限制。

请登录后发表评论

    没有回复内容