12.2时序分析/ trce  – 我在输入PERIOD约束上看到组件切换限制错误,但我在输入的规范内-Altera-Intel社区-FPGA CPLD-ChipDebug

12.2时序分析/ trce – 我在输入PERIOD约束上看到组件切换限制错误,但我在输入的规范内

问题描述

解决/修复方法

当TEMPERATURE和/或VOLTAGE约束应用于设计时,组件切换限制可以与数据表中定义的限制不同。我们已经看到改变UCF中的VOLTAGE约束将改变组件切换限制MAX / MIN频率的情况。

VOLTAGE和TEMPERATURE约束不应改变组件切换限制。这是一个错误,将在工具的下一个主要版本中修复。

确保您了解所看到的组件切换限制。下面的分析显示了对给定组件的源约束的违反。要确定违规发生的位置,请查看“位置图钉:DCM_ADV_X0Y1.CLKIN”。在以下示例中,问题与DCM_ADV相关联,而不是IBUFG或时钟路径中的任何其他组件:

请登录后发表评论

    没有回复内容