PlanAhead  – 在层次结构视图中,条形的宽度在设计中代表什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

PlanAhead – 在层次结构视图中,条形的宽度在设计中代表什么?

问题描述

在PlanAhead Hierarchy View中,条形的宽度在设计中代表什么?不同的原始类型加权不同吗?

解决/修复方法

目前,实例层次结构宽度由在该层次结构级别的模块中使用的基元数量决定,而不管其类型如何。这可以改变为加权不同的基元类型(即,BRAM将等于比LUT更宽的宽度)。

请登录后发表评论

    没有回复内容