Virtex-5 RocketIO GTP / GTX  – 在DRP操作期间GTP / GTX是否应保持复位状态?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容