11.2用于DSP的系统生成器 – 当我的设计在我的用于数据导入/导出的Simulink模型的顶层包含“inport”和“output”块时,为什么会收到“致命内部错误”?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.2用于DSP的系统生成器 – 当我的设计在我的用于数据导入/导出的Simulink模型的顶层包含“inport”和“output”块时,为什么会收到“致命内部错误”?

问题描述

我的模型包含顶层的Simulink输入和输出块,用于仿真的数据导入和导出。但是,当我使用System Generator块仿真此模型时,我收到“致命内部错误”消息。

解决/修复方法

这是由于此类仿真流程的已知兼容性问题。 System Generator设计目前无法支持模型顶层的Simulink输入和输出块。

另一种方法是使用“To Workspace”和“From Workspace”Simulink块,这些块可以大致相同的方式用于从MATLAB工作空间引入变量,并将仿真结果捕获到新的工作空间变量。

此问题已在11.3中得到解决。

请登录后发表评论

    没有回复内容