10.1.03体系结构向导 – 可以在HDL中正确写入可用于DCM的lowskewlines缓冲区-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1.03体系结构向导 – 可以在HDL中正确写入可用于DCM的lowskewlines缓冲区

问题描述

在Architecture Wizard中,界面允许您自定义DCM的缓冲区以使用“lowskewlines”。 USELOWSKEWLINES属性的HDL被错误地写入,这会在XST中引发警告并导致忽略约束。例如,生成的HDL包含:

属性USELOWSKEWLINES:string;

CLK90_OUT的属性USELOWSKEWLINES:信号为“”;

由于引号之间缺少“是”,综合将产生以下警告:

警告:Xst:2403 – 属性值“USELOWSKEWLINES”详细说明为空字符串。该物业将被忽略。

解决/修复方法

确实,体系结构向导生成的HDL不正确,但事实上,使用低偏斜线约束对于您可以使用体系结构向导生成DCM的任何体系结构都无效;所以即使HDL写得正确,也会忽略约束。

请参阅“约束指南”中的“使用低偏斜线”约束条目:

http://toolbox.xilinx.com/docsan/xilinx10/books/docs/cgd/cgd.pdf

你会发现只有Virtex,Virtex-E,Spartan-II和Spartan-IIE器件才支持它。

因此,您不应该在体系结构向导中将此选项用于自定义缓冲区。

请登录后发表评论

    没有回复内容