Virtex-5 FPGA IOLOGIC / IODELAY – “错误：PhysDesignRules：796 – 组件ISERDES_NODELAY_inst有routethru”

问题描述

当时钟用作ISERDES_NODELAY的输入并用作IDELAY的输入时，会发生以下BitGen错误：

错误：PhysDesignRules：796 – 组件ISERDES_NODELAY_inst有布线冲突。

解决/修复方法

该问题与软件中的布线建模有关。

要解决此问题，请使用ISERDES替换ISERDES_NODELAY和IDELAY。

ISERDES是Virtex-4架构中的原始版本。您可以使用Virtex-4 FPGA库指南或语言模板中的实例化。

以下是ISE语言模板中的ISERDES实例：

ISERDES_inst：ISERDES