问题描述
当我在ISE项目中实例化EDK项目时,将使用哪些不同的实现选项?
解决/修复方法
EDK和ISE之间的显着差异是:
EDK:map -pr b -timing; par -ol high
ISE:map -pr off; par -ol std
要确保EDE内核在ISE设计内部按预期运行,请更改ISE设置以匹配上面列出的EDK设置。
注意:默认情况下,-timing开关对Virtex-5开启,因此在针对Virtex-5器件时无需添加此开关。
当我在ISE项目中实例化EDK项目时,将使用哪些不同的实现选项?
EDK和ISE之间的显着差异是:
EDK:map -pr b -timing; par -ol high
ISE:map -pr off; par -ol std
要确保EDE内核在ISE设计内部按预期运行,请更改ISE设置以匹配上面列出的EDK设置。
注意:默认情况下,-timing开关对Virtex-5开启,因此在针对Virtex-5器件时无需添加此开关。
没有回复内容