Virtex-4 / -5嵌入式三态以太网MAC – 从10/100 Mb / s切换到1G GMII操作的问题

问题描述

Virtex-4或Virtex-5 FPGA嵌入式TEMAC中的内部时钟多路复用器需要PHYEMAC＃MIITXCLK输入的下降沿才能将GMIIMIICLKOUT从10/100时钟正确切换到1G时钟。这意味着如果来自PHY的MII TX CLK没有切换，则TEMAC将不会正确地从10或100 Mb / s操作切换到1G操作。

解决/修复方法

请注意，一些三速PHY可以在1G GMII模式下停止MII TX CLK，但情况并非总是如此。例如，ML40X / 50X演示板上的Marvell 88E1111 PHY默认在1G模式下PHY输出MII TX CLK。因此，在这些板的默认GMII配置中不会发生此问题。

在以下内核中使用三速GMII的标准时钟时，此问题仅影响Virtex-4和Virtex-5 FPGA嵌入式TEMAC：

• Virtex-4 FPGA嵌入式三态以太网MAC Wrapper v4.7或更早版本。
• Virtex-5 FPGA嵌入式三态以太网MAC Wrapper v1.5或更早版本。
• 具有硬TEMAC块的XPS_LL_TEMAC v1.01b或更早版本。

在以下情况下，这不是问题：

• 使用软三态以太网MAC时。
• 使用任何其他物理接口时，例如RGMII或SGMII。
• 当内部时钟多路复用器未在GMII模式下使用时（参见下面的解决方法）。
• 当来自PHY的MII TX CLK没有停止时。

要解决此问题：

1. PHY可以配置为不从PHY停止MII TX CLK。
2. 使用UG074和UG194中提供的时钟使能或字节PHY三速GMII时钟方案。这些使用外部时钟多路复用器，因此，没有看到问题。

通过使用外部时钟多路复用器，Virtex-5 FPGA嵌入式三态以太网MAC封装器在11.1中修复了此问题。

对于使用外部时钟多路复用器的Virtex-4 FPGA嵌入式三态以太网MAC封装，此问题在12.1中得到修复。