10.1 EDK SP3,xps_most_nic_v1_00_b  – 这个最新的内核增加了PLL监控逻辑,用于识别错误的PLL锁定并向IDT外部PLL发出外部复位-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK SP3,xps_most_nic_v1_00_b – 这个最新的内核增加了PLL监控逻辑,用于识别错误的PLL锁定并向IDT外部PLL发出外部复位

问题描述

带有IDT PLL的MOST NIC解决方案的’xps_most_nic_v1_00_a’版本存在外部PLL未锁定到正确谐波的问题。启动时经常会出现此行为。这个最新的修复是MOST内核与IDT PLL一起正常工作所必需的。

解决/修复方法

此问题已在最新版本的EDK 10.1 Service Pack 3中修复,可从以下位置获得:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容