10.1 System Generator for DSP  – 当EDK项目使用SDK进行编译时,为什么在重新编译EDK处理器块的C代码后无法看到预期的行为?-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 System Generator for DSP – 当EDK项目使用SDK进行编译时,为什么在重新编译EDK处理器块的C代码后无法看到预期的行为?

问题描述

我正在使用硬件协同仿真模块上的“编译和更新比特流”按钮来更新EDK处理器模块中c代码的更改。当我运行此过程时,“。bit”文件会更新,但更改不会反映在硬件协同仿真中。

解决/修复方法

此问题是由于EDK项目已配置为将软件项目用于其软件项目的已知限制。 System Generator无权访问SDK项目使用的“.elf”文件的位置,并且可能使用先前生成的“.elf”文件更新bistream。

为了使用“编译和更新比特流”按钮来更新编译成“.elf”文件和“.bit”文件的C代码,EDK项目必须使用EDK进行软件项目管理。

这将在System Generator的未来版本中得到解决。

请登录后发表评论

    没有回复内容