架构向导,XtremeDSP Slice  – 当为A和B寄存器选择仅一级流水线时,为什么累加器或乘法累加(MACC)架构向导选择错误的启用?-Altera-Intel社区-FPGA CPLD-ChipDebug

架构向导,XtremeDSP Slice – 当为A和B寄存器选择仅一级流水线时,为什么累加器或乘法累加(MACC)架构向导选择错误的启用?

问题描述

当A和B寄存器只选择一级流水线时,为什么累加器或乘法累加(MACC)架构向导会选择错误的启用?

也就是说,使用Xtreme DSP Slice Wizard创建一个累加器,并将所有选项保留为默认值;然后转到GUI的第3页,它允许您选择切片的启用选项。您将看到A和B的流水线设置为1,而使用时钟启用部分A2和B2显示为灰色,但A1和B1可用并选择。

解决/修复方法

这是XtremeDSP Slice Multiply或Multiply Accumulate(MACC)Architecture Wizard输出中的已知错误。

有关使用体系结构向导的备用解决方案列表,请参阅(Xilinx答复30101)

请登录后发表评论

    没有回复内容