10.1 EDK  –  ModelSim“错误:./ vhdl / opb2plb_bridge.vhd(623):键入错误解析函数调用”abort“作为类型ieee.std_logic_1164.std_logic。”-Altera-Intel社区-FPGA CPLD-ChipDebug