10.1 MAP – 映射期间未加载无负载信号

问题描述

自升级到ISE 10.1 Service Pack 3后，由于以下DRC消息，我的设计现在失败。早期版本的ISE裁剪了这些未使用的信号。发生了什么变化？

错误：PhysDesignRules：1577 – 非法布线。 DCM_ADV块<dcm_0 / dcm_0 / Using_DCM_ADV.DCM_ADV_INST>具有CLK输出

引脚<CLKFX>连接不完整或不正确。从<CLKFX>引脚布线到BUFG，BUFGCTRL或PLL_ADV

找不到块类型。 DCM_ADV CLK输出引脚只能布线到BUFG，BUFGCTRL或PLL_ADV块类型。

错误：PhysDesignRules：1720 – 连接不完整。 comp块的引脚<G1>

使用<compare_error_i>并部分连接到网络

<compare_error0_i>。所有网络必须与comp完全连接

必须删除或完成此引脚的层次结构和连接。

解决/修复方法

此问题是ISE 10.1 sp3中的已知回归，是由“保持层次结构”边界处的裁剪规则问题引起的。问题将在ISE 11.1中修复。同时，可以通过在MAP（map -ignore_keep_hierarchy）中禁用保持层次结构或通过设置以下环境变量来避免此问题：

视窗

SET XIL_MAP_DISABLE_KH_NO_CLIP = 1

Linux的

setenv XIL_MAP_DISABLE_KH_NO_CLIP 1

有关设置ISE环境变量的一般信息，请参阅（Xilinx答复11630） 。