基础XVHDL -不能实例化XPLX三态组件而不使用PULUPS-Xilinx-AMD社区-FPGA CPLD-ChipDebug

基础XVHDL -不能实例化XPLX三态组件而不使用PULUPS

描述

关键字:XBLX、Meta、XVHDL、三态、上拉

紧迫性:标准

一般描述:
当在基础XVHDL设计中实例化XBROX三态组件时,如果不通过编码和浮标参数,综合器会抱怨。浮标参数的唯一值是PulLUP和PulpLugd。这意味着内部三态必须在输出上有拉引线。然而,文档说明这应该是一个“可选”的参数。

解决方案

在“C:\Active \ VHDL\VHDL\VHDLLYLIB”目录中打开“XBLUX.VHD”文件并更改以下行:

三态分量
通用(浮标:字符串;
编码:String:=“”;

三态分量
泛型(浮标:字符串:=”;
编码:String:=“”;

通过插入额外的:=“”

这将允许您省略VHDL源代码中的FulATTyVAL参数。结果将是内部三态。
没有上拉。

请登录后发表评论

    没有回复内容