10.2 Hprep6  – “错误:Cpld  – 信号XXX遇到意外的IO Bank X;预计只有0或1”-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容