适用于PCI-X v6.8的LogiCORE启动器/目标 – 适用于ISE 10.1 IP更新3的版本说明和已知问题（IP_10.1.3）

问题描述

本发行说明和已知问题答复记录适用于ISE 10.1 IP Update 3中发布的用于PCI-X v6.8的LogiCORE启动器/目标，并包含以下信息：

– 一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“IP发行说明指南”，网址为：http：//www.xilinx.com/support/documentation/user_guides/xtp025.pdf

解决/修复方法

一般信息

LogiCORE PCI v6.8仅支持Virtex-5和更新的架构。对于所有其他器件，请使用v5.166 PCI-X Core。有关此内核的更多信息，请参阅（Xilinx答复31569） 。

新功能

– 增加了对10.1sp3的支持

已解决的问题

– CR472742,478110：某些UCF中的DESKEW_ADJUST值不正确导致时序问题。

已知的问题

– 有关在PCI-X 133 MHz的嵌入式设计中使用RCLK的信息，请参阅（Xilinx答复30518） 。

– 使用较新版本的ModelSim，在运行示例仿真时，可能需要将此选项添加到vsim命令：

-voptargs = “+ ACC”

vsim -voptargs =“+ acc”-L unisims_ver -t ps work.TEST_TB glbl

该参数指示ModelSim不要优化仿真模型中的内部信号。

修订记录

06/17/2009 – 增加了关于vsim命令的MTI说明。

09/19/2008 – 初始版本。