10.1 TRCE-MAP发出错误,指出由于组件延迟而无法满足时序要求-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 TRCE-MAP发出错误,指出由于组件延迟而无法满足时序要求

问题描述

关键字:mrp,不一致,不正确,错误

MAP使用以下消息发出错误:

错误:包装:1653 – 至少有一个时序约束是不可能满足的,因为单独的组件延迟超过了约束。

在XIL_TIMING_ALLOW_IMPOSSIBLE设置为1的情况下运行MAP会导致在MAP报告,PAR报告和TRCE的计时报告中满足计时。

解决/修复方法

如何为MAP正在引用的分析添加延迟值存在问题,这会导致MAP在解析准确的计时值之前发出错误。

此问题计划在ISE 10.1的Service Pack 3中修复。

请登录后发表评论

    没有回复内容