Virtex-5嵌入式三态以太网MAC包装器v1.5 – ISE 10.1 IP更新3（IP_10.1.3）的发行说明和已知问题

问题描述

本答复记录包含LogiCORE嵌入式三态以太网MAC Wrapper v1.5的发行说明，该发行说明在ISE 10.1 IP Update 3中发布，包括以下内容：

-一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明，一般CORE Generator已知问题和设计工具要求，请参阅“IP发行说明指南”，网址为：http：//www.xilinx.com/support/documentation/user_guides/xtp025.pdf

解决/修复方法

一般信息

– 支持为Virtex-5 LXT三态以太网MAC自动生成HDL包装文件

– 实例化用户可配置的以太网MAC物理接口（支持GMII，MII，RGMII，SGMII和1000Base-X PCS / PMA配置）

– 提供基于FIFO的示例设计

– 为所选配置提供演示测试平台

新功能

– 为Virtex-5 TXT器件增加了支持

– Virtex-5 GTX的属性更新

Bug修复

– HDL包装器中的VLAN，LTCHECK，HALF-DUPLEX和INBANDFCS GUI选择并不总是正确设置。有关更多信息，请参阅（Xilinx答复30816） 。此问题已得到解决。

已知的问题

– Virtex-5 LXT / SXT ES芯片要求在结构和GTP之间发送信号进行注册和锁定，以满足时序要求。这些寄存器不包含在核心版本v1.4中。如果正在使用LXT / SXT ES芯片，则可以使用GTP向导重新生成RocketIO包装器文件。

– Virtex-5功能或定时仿真。在（UniSim）功能仿真或（SimPrim）时序仿真中，如果TXPOWERDOWN＃_IN为“X”，则这导致GTP输出TXN / TXP始终为“X”。如果TXPOWERDOWN＃_IN永远不会进入“X”，则不会出现问题。有关更多信息，请参阅（Xilinx答复24677） 。

– 在10.1 SimPrim，Post-PAR时序仿真中，仿真并不总是按预期工作。有关更多信息，请参阅（Xilinx答复30815） 。

– 自核心发布以来，GTX包装器已经有了一些属性更新。有关更多信息，请参阅（Xilinx答复30577） 。

– 在1000BASE-X或SGMII模式下，GUI允许您选择PHY复位和掉电属性的默认值。此GUI选择实际上对生成的包装器没有任何影响。在1000BASE-X或SGMII模式下，包装器始终将PHY复位和掉电属性设置为FALSE。

– （Xilinx答复32186） 16位1000BASE-X Verilog RX FIFO可能会错误地溢出。

– （Xilinx答复31860） Virtex-4 / Virtex-5嵌入式三态以太网MAC – 从10/100 Mbps切换到1G GMII操作的问题