Virtex-5 GTX RocketIO – 答复记录列表

问题描述

该答复记录包含有关Virtex-5 FPGA GTX收发器的所有Xilinx答复记录列表。

解决/修复方法

GTX答案记录：

（Xilinx答复30931） – Virtex-5 GTX RocketIO – 针对校准电阻和实例化磁贴之间未使用的磁贴的MGTAVCC电源建议（Xilinx答复30953） – Virtex-5 GTX RocketIO – DFE时钟延迟校准覆盖（Xilinx答复30958） – Virtex-5 GTX RocketIO SIS套件 – 标有MGTAVCCPLL的GTX REFCLK电源，应为MGTAVTTX （Xilinx答案31316） – Virtex-5 GTX RocketIO向导 – 为-2CES9988部件生成> 5Gb / s封装（Xilinx答复31423） – Virtex-5 GTP / GTX RocketIO – SIM_MODE属性描述（Xilinx答复31457） – Virtex-5 GTX RocketIO – SATA扩频时钟属性更改（Xilinx答复31509） – Virtex-5 GTX RocketIO – TXKERR和TXRUNDISP意味着4字节接口（Xilinx答复31968） – Virtex-5 GTX RocketIO – 速率变化实施步骤（Xilinx答复31987） – Virtex-5 GTX / GTP RocketIO – 使用远端PCS环回时的近端接口的视差错误（Xilinx答复38410） -Virtex-5 FPGA GTP / GTX收发器：我是什么s上电和配置前后的RX阻抗值？ （Xilinx答复32164） – Virtex-5 GTX RocketIO – 异步操作期间CLK_COR_ADJ_LEN = 1或3的数据错误（Xilinx答复33925） – Virtex-5 GTX RocketIO向导v1.6 – “警告：时间55134250，AFIFO36_INTERNAL实例上的RDEN testbench.DUT.xaui_block.rocketio_wrapper_i.tile1_gtp0_cc_2b_1skp_i.cc_fifo.INT_FIFO.genbl”