10.1 EDK,MPMC v4.00.a  – 错误:ConstraintSystem:58  – 约束与任何设计对象都不匹配-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK,MPMC v4.00.a – 错误:ConstraintSystem:58 – 约束与任何设计对象都不匹配

问题描述

使用convert.pl脚本将Virtex-4 MIG 2.2 ucf转换为MPMC时,会发生以下错误。我该如何解决这个问题?

ERROR:ConstraintSystem:58 – Constraint <INST

“* / mpmc0 / mpmc_core_0 / gen _ ?? _ ddr_phy.mpmc_phy_if_0 / data_path_00 / tap_logic_0 / data_tap_inc_1 *”AREA_GROUP = data_tap_gp1;>

[system.ucf(92)]:INST

“* / mpmc0 / mpmc_core_0 / gen _ ?? _ddr_phy.mpmc_phy_if_0 / data_path_00 / tap_logic_0 / data_tap_inc_1 *”与任何设计对象都不匹配。“

解决/修复方法

转换脚本应该修改了错误消息中的一些约束。要解决此问题,请尝试使用(Xilinx答复29261)中提供的更新脚本重新运行转换。

此问题已在MPMCv4.03.a中修复,将在EDK 10.1,Service Pack 3中发布。

请登录后发表评论

    没有回复内容