LogiCORE IP LTE DL通道编码器 – 发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP LTE DL通道编码器 – 发行说明和已知问题

问题描述

本答复记录包含CORE Generator LogiCORE IP DL通道编码器核心的发行说明和已知问题列表。

针对每个版本的核心列出以下信息:

  • 新功能
  • 已解决的问题
  • 已知的问题

解决/修复方法

一般LogiCORE IP LTE DL信道编码器问题

LogiCORE IP LTE DL通道编码器v2.2

器件支持(Vivado)

  • 所有7系列器件(不包括Zynq-7000)

新功能

  • Vivado简介

已解决的问题

  • N / A

已知的问题

  • N / A

LogiCORE IP LTE DL通道编码器v2.1

新功能

  • ISE 12.1软件支持。

已解决的问题

已知的问题

  • N / A

LogiCORE LTE DL通道编码器v2.0

ISE Design Suite 11.1中的初始版本。 新功能

  • ISE 11.1软件支持。
  • LTE DL信道编码器核心提供经过优化的核心,旨在支持3GPP TS 36.212版本8.4。
  • 为SCH信道添加传输块标记信号。

已解决的问题

  • N / A

已知的问题

LogiCORE LTE DL通道编码器v1.0

ISE Design Suite 10.1 IP更新中的初始版本3. 新功能

  • 适用于Virtex-5,Virtex-4和Spartan-3A FPGA DSP。
  • 3GPP TS 36.212的信道编码支持DL-SCH,PCH,MCH,BCH,CFI,HI和DCI。
  • 具有核心的位精确C模型。
  • 完全优化速度和面积。
  • 使用单个时钟完全同步设计。

已解决的问题

  • N / A

已知的问题

  • N / A
请登录后发表评论

    没有回复内容