LogiCORE CAM v6.1  – 当我尝试在ModelSim 6.3c中加载VHDL行为模型时发生错误-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE CAM v6.1 – 当我尝试在ModelSim 6.3c中加载VHDL行为模型时发生错误

问题描述

将ModelSim 6.3c与CAM v6.1 Core一起使用时,在加载VHDL行为模型时,我收到类似于以下错误消息的错误:

**错误:<MODELSIM_LIBRARIES_INSTALLATION_DIRECTORY> /

XilinxCoreLib / XilinxCoreLib_source.vhd(380381):

(vopt-1272)预期长度为7;实际长度是128。

解决/修复方法

上述错误发生在优化阶段,当默认情况下启用vsim中的优化选项’-vopt’时。

要避免上述故障,请在使用ModelSim 6.3c时使用vsim命令行中的“-novopt”选项,或使用ModelSim 6.3e或更高版本。

请登录后发表评论

    没有回复内容