用于PCI Express的LogiCORE端点PIPE v1.7 – 示例设计在ISE 10.1 SP2 / SP3的MAP阶段返回“错误：放置：1018”

问题描述

运行提供的“implement.bat”脚本以实现PIPE核心的示例设计时，MAP期间会发生以下错误：

错误：位置：1018 – 已发现时钟IOB /时钟组件对

没有放在最佳时钟IOB /时钟站点对。时钟组件

<endpoint_pipe_v1_7 / BU2 / U0 / pci_exp_1_lane_epipe_ep0 / PLM / kh2_mgt / special_bufg>

位于<BUFGMUX_X2Y11>站点。 IO组件<rxclk>放置在站点上

<B11>。这将不允许使用IO和之间的快速路径

时钟缓冲区。如果此次优化条件对于此设计是可接受的，

您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束进行降级

此消息发送到警告并允许您的设计继续。但是，使用

非常不鼓励这种覆盖，因为它可能导致非常差的时间

结果。建议在此中纠正此错误情况

设计。此时钟放置规则中使用的所有COMP.PIN的列表是

下面列出。这些示例可以直接在.ucf文件中使用

覆盖此时钟规则。

<NET“rxclk”CLOCK_DEDICATED_ROUTE = FALSE; >

解决/修复方法

在以前版本的ISE（10.1.02之前）中，此错误是一个警告，因此实施阶段没有停止。由于ISE 10.1.02设计工具的更改，现在这是一个错误。在任何PIPE核心设计中都可能发生此错误，而不仅仅是示例设计。

对于Endpoint PIPE v1.7 Core，可以使用错误消息中建议的UCF约束将其降级为警告：

NET“rxclk”CLOCK_DEDICATED_ROUTE = FALSE;

修订记录

2008年9月19日 – 初步发布