XAPP1122 – 可参数化的8b / 10b编码器v1.1发行说明和已知问题

问题描述

• 一般信息
• 新功能
• Bug修复
• 已知的问题

解决/修复方法

一般信息 （ Xilinx XAPP1122 ）。本应用笔记介绍了8b / 10b编码器的实现，该编码器将8位字编码为10位DC平衡符号。该参考设计基于ISE CORE Generator 8b / 10b Encoder v5.0 LogiCORE IP网表核心。该参考设计支持的器件系列包括：Virtex-II，Virtex-II Pro，Spartan-3，Spartan-3E，Spartan-3A，Spartan-3A DSP，Virtex-4，Virtex-5和更新的架构。 新功能

• Virtex-5器件支持
• Spartan-3E器件支持
• Spartan-3A器件支持
• 已将默认初始化值分配给编码器端口和信号。这些值决定了上电时设计的初始状态。 DOUT，DOUT_B，DISP_OUT和DISP_OUT_B的初始值分别由泛型C_FORCE_CODE_VAL，C_FORCE_CODE_VAL_B，C_FORCE_CODE_DISP和C_FORCE_CODE_DISP_B分配。所有其他端口和信号的默认值为0。

已解决的问题

• 核心包含未完全指定的RLOC
• 发现版本：v4.0（LogiCORE IP核）
• 版本已修复：v1.1
• CR 325690：删除了RLOC以改善体系结构之间的可移植性
• 初始化寄存器时，CE信号优先于FORCE_CODE不一致。
• 发现版本：v5.0（LogiCORE IP核）
• 版本已修复：v1.1
• CR 476991

已知的问题

• 没有

一般建议

• 编码器输入DIN，KIN，FORCE_CODE和FORCE_DISP应通过在同一时钟边沿上对信号进行时钟控制来保持对齐。

使用双编码器配置将8b / 10b数据路径宽度加倍至16b / 20b

• 图4中的双编码器配置说明了将8b / 10b数据路径宽度加倍到16b / 20b的一种方法。在该图中（以及前面的说明中），它建议用户确保数据（DIN）在LSB编码器时钟的有效（上升）沿之前发生变化。
• 应用笔记建议使用下降沿时钟寄存器来完成此操作。在图中，此建议的寄存器仅针对DIN绘制。但是，由于其他输入与数据相关，因此必须与DIN保持一致。
• 如果DIN在下降沿注册，如（ Xilinx XAPP1122 ）的图4所示，建议在编码之前也在下降沿注册KIN和FORCE_CODE。

修订记录