Virtex-5 FPGA系统监视器 – 仿真输出不会改变以反映仿真激励文件中的值-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-5 FPGA系统监视器 – 仿真输出不会改变以反映仿真激励文件中的值

问题描述

在仿真Virtex-5 FPGA系统监视器时,仿真输出(报警以及状态寄存器中的测量结果)不会改变以反映仿真激励文件中的值。

解决/修复方法

在仿真激励文件的回车之前有空格时会发生此问题。如果有空格,则后续值不会传递给仿真器,因此仿真的输出永远不会改变。

要解决此问题,请删除空格并确保在第一行的最后一项之后直接有回车符(不包括任何注释行)。

此问题仅发生在VHDL仿真中。

请登录后发表评论

    没有回复内容