10.1.02用于DSP的System Generator  – 在我的FFT v5.0设计仿真期间,为什么我的FFT配置为动态变换大小时会收到错误:“FFT仿真没有成功完成”?-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1.02用于DSP的System Generator – 在我的FFT v5.0设计仿真期间,为什么我的FFT配置为动态变换大小时会收到错误:“FFT仿真没有成功完成”?

问题描述

当我的FFT配置了动态变换大小并在蝶形阶段进行缩放时,我在仿真运行一段时间后收到以下错误:

“FFT仿真没有成功完成。

“仿真更新状态”期间发生错误。“

解决/修复方法

这是FFT配置的已知问题,其由FFT仿真模型中的通信问题引起。

要解决此问题,请在CORE Generator中生成FFT内核,并将其作为HDL Black Box引入System Generator。

此问题将在以后的版本中解决。

请登录后发表评论

    没有回复内容