14.1时序分析器 – 除了建立/保持检查外,TRACE是否还执行任何恢复或删除检查?-Altera-Intel社区-FPGA CPLD-ChipDebug

14.1时序分析器 – 除了建立/保持检查外,TRACE是否还执行任何恢复或删除检查?

问题描述

除了设置和保持检查外,Timing Analyzer还执行任何恢复或删除检查吗?

解决/修复方法

9.1i和更新的Timing Analyzer软件中包含了恢复和删除分析的支持。

去除时间检查:

移除时序检查确保在活动时钟边沿和异步控制信号的释放之间有足够的时间。检查确保活动时钟边沿无效,因为异步控制信号保持活动状态,直到活动时钟控制之后的移除时间。换句话说,异步控制信号在有效时钟边沿之后很好地被释放(变为无效),使得时钟边沿不起作用。

恢复时序检查可确保异步信号变为非活动状态与下一个活动时钟边沿之间的最短时间。换句话说,此检查可确保在异步信号变为非活动状态后,有足够的时间进行恢复,以便下一个有效时钟边沿有效。例如,考虑异步复位变为非激活和触发器的时钟有效边沿之间的时间。如果在复位释放后过快发生有效时钟沿,则触发器的状态可能是未知的。

这两项检查对于异步复位的遗弃边缘都是有意义的。

要在Timing Analyzer中启用恢复和删除时间,用户可以在Analyze Against User Defined Constraints对话框的Path Tracing选项卡下进行选项。 “约束指南”中的“路径跟踪”控件在“启用和禁用”约束下可用。

请登录后发表评论

    没有回复内容