10.1时序分析器 – “警告:时序:2804  – 对DCM%s的反馈形成一个不完整的循环.Tdcmino计算将无效。如果DCM使用外部反馈,请应用FEEDBACK约束来指示外部电路板延迟……”-Altera-Intel社区-FPGA CPLD-ChipDebug