10.1时序分析器 – “警告:时序:2798  – 来自DCM%s的输出时钟%s的周期(频率)规格为%d ps(%。2f Mhz)。这违反了%d的最小周期(最大频率) ps(%。2f Mhz)。“-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序分析器 – “警告:时序:2798 – 来自DCM%s的输出时钟%s的周期(频率)规格为%d ps(%。2f Mhz)。这违反了%d的最小周期(最大频率) ps(%。2f Mhz)。“

问题描述

我的DCM输入受限于规格的频率。但是,报告了以下警告:

“警告:时序:2798 – 来自DCM%s的输出时钟%s的周期(频率)规格为%d ps(%。2f Mhz)。这违反了%d ps的最小周期(最大频率)(%。 2f Mhz)。“

解决/修复方法

此警告特定于DCM的输出。该消息指出DCM的输出不在规范范围内。

如果您使用DCM来提高时钟频率,请确保DCM的输出不超过指定的最大频率。

此外,某些DCM具有最大范围和最大速度模式,可以更改DCM的允许输出频率。确保您以正确的模式运行。

请登录后发表评论

    没有回复内容