10.1 ISE  – 使用分区添加EDIF(.edn)文件会导致Project Navigator失败-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 ISE – 使用分区添加EDIF(.edn)文件会导致Project Navigator失败

问题描述

将带有PARTITIONS的EDIF文件添加到Project Navigator Project会导致Project Navigator失败并出现分段错误。

如果创建了相同设计的EDIF文件而没有PARTITIONS并添加到项目中,一切都很好。

如果我从EDIF文件中删除PARTITIONS语句,那很好。

解决/修复方法

Xilinx自定义EDIF解析器存在问题,可能会导致此问题。解析器期望单元名称采用以下格式:

<cell qualifier>

<library>。<cell qualifier>

<library>。<package>。<cell qualifier>

但是,如果单元格名称(单元格限定符)具有“。”名称中的句点分隔符,这会导致解析器溢出一个预期有三个项目的数组。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容