M21./M1.3/M1.4 PAR(MAP):不支持CLB PIN锁定-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M21./M1.3/M1.4 PAR(MAP):不支持CLB PIN锁定

描述

关键词:CLB PIN锁,MAP,PAR,.FFX,FFY,18417

紧迫性:标准

一般描述:
在P1.2的M1.2和M1.3版本中,您不能锁定信号。
特定CLB引脚。这种能力以前是支持的。
在前M1 XACT软件中。

在M1软件中不支持这种能力。在
M1释放,PAR可以在同一CLB内交换信号。
它认为这是必要的。

缺少对CLB PIN锁定的支持也意味着FFX和
FFY约束(将触发器锁定到特定CLB)
触发器)也不起作用,因为这样的约束会
将相关联的触发器输出引脚限制为特定
CLB上的别针。PAR将忽略这些约束条件
认为它可以做得更好。

类似地,.f和.g约束约束组合
F或G函数生成器的逻辑也将是
忽略了PAR,因为将信号限制到特定的
函数生成器还意味着将其约束为
特定的引脚组。

解决方案

如果CLB的特定配置或
一组宏CLB是需要实现的
在EPIC设计编辑器中配置并生成
配置的CLB的物理宏输出。你必须
然后为这个宏生成一个符号并实例化
它在你的设计中。

请登录后发表评论

    没有回复内容