10.1 EDK SP2，xps_ll_temac_v1_01_a – 使用SGMII，当在Virtex 4中为MGT使用125 MHz ref时钟时，MGT PLL不会锁定-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面