请问LATTICE FPGA软件DIAMOND时序约束中的PAR_ADJ和Hold margin是什么含意,该怎么设置?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论