10.1EDK SP2,apu_fpu_virtex5_v1_00_a  – 启用FPU异常可能导致数据损坏。-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1EDK SP2,apu_fpu_virtex5_v1_00_a – 启用FPU异常可能导致数据损坏。

问题描述

此问题涉及一种非常不可能的情况,如果FPU通过设置MSR中的一个或两个FE [0,1]位而启用浮点异常,则可能发生数据损坏或处理器挂起。

在默认模式下禁用FPU异常。 Xilinx GNU编译器(独立EABI)和电路板支持包代码不包含启用FPU异常的指令。因此,使用Xilinx GNU编译器和/或板级支持包时不会发生此问题。

解决/修复方法

要解决此问题,请禁用FPU异常,如果使用第三方编译器或OS,则确保未启用浮点异常(即机器状态寄存器(MSR)中的FE0和FE1位始终设置为零)。

该问题将在EDK 10.1 Service Pack 3中修复。它将在以下位置提供:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容