81i CPLD XC9500——我如何利用UIM中的有线和(WAND)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

81i CPLD XC9500——我如何利用UIM中的有线和(WAND)?

描述

如何利用XC9500的UIM中的有线和功能?

(注意:XC9500 XL/XV器件不存在这种能力。)

解决方案

2.1I和较新版本

默认情况下,XC9500fitter将尝试自动使用此功能,如果需要的话。但是,如果希望强制使用,可以通过在用户约束文件(UCF)中的“希望”和“GATE”上附加以下属性:

网络信号名;

其中“信号名”是与门的输出信号。

注:有线和功能在UIM中实现。因此,期望和栅极的输入必须来自反馈回路。如果任何与门输入都是从输入引脚,UIM有线,不能用来实现与门。

此外,有线和功能可以仅在UIM中用于单级逻辑。

例如,如果你的等式看起来像:

y= a*b*c

它可以被实现为有线和。

但是,如果你的函数看起来像:

Z= a*b+c*d

不能将函数“z”作为一个单独的“有线”和“门”来实现;必须有两个“与门”来实现。该软件通常不使用有线,除非功能块在输入上运行过低。

此外,当设计中存在内部三态缓冲器(如BUFT)时,将使用有线和将使用。在这种情况下,有线和将被使用,并且不能被ISE软件中的“启用UIM优化”设置禁用。

XACT:

将下列属性放置在所需的与门上:

OPT= UIM

请登录后发表评论

    没有回复内容