XST  – 错误:HDLParsers:164  –  file_name行xx。解析错误,意外%s-Altera-Intel社区-FPGA CPLD-ChipDebug

XST – 错误:HDLParsers:164 – file_name行xx。解析错误,意外%s

问题描述

我在XST中收到以下错误。为什么?

“错误:HDLParsers:164 – file_name行xx。解析错误,意外%s”

解决/修复方法

HDL中存在语法错误时会发生此错误。

例如:

实体test1是

端口(a:在STD_LOGIC;

b:在STD_LOGIC中;

c:在STD_LOGIC中;

结束测试1;

上述实体声明将发出以下错误:

错误:HDLParsers:164 – “C:/Temp/watchvhd/test.vhd”第34行。解析错误,意外结束,期待IDENTIFIER

出错的原因是第33行 – > c:在STD_LOGIC中;缺少一个近距离支架。

以下将修复错误:

实体test1是

端口(a:在STD_LOGIC;

b:在STD_LOGIC中;

c:在STD_LOGIC中);

结束测试1;

发生此错误的唯一原因是语法错误。

提示:始终检查错误消息指定的实际行之前的行。例如,在上面的示例中,尽管解析器指定的错误位于第34行,但实际的修复必须在第33行中进行。

请登录后发表评论

    没有回复内容