LogiCORE CTC解码器v3.0: – 为什么,如果为软输入/外部数据宽度选择8位,核心的性能会降低吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE CTC解码器v3.0: – 为什么,如果为软输入/外部数据宽度选择8位,核心的性能会降低吗?

问题描述

为什么,当软输入数据宽度和外部数据选择8位时,内核是否使用三个BUFG,从而降低了内核的性能?

解决/修复方法

如果内核为软输入/外部数据宽度选择6位,则可以预期Virtex-5 xc5vlx110-ff676-1中的性能为~205 MHz。

但是,如果选择8位,性能下降到~164 MHz。这是因为当生成网表时,使用三个BUFG来减少扇出,这会影响性能。

如果您要求性能高于164 MHz,请打开一个Webcase。包括以下这些:

XCO文件

器件

Speedgrade

有关LogiCORE 802.16E卷积Turbo码(CTC)解码器发行说明和已知问题的详细列表,请参阅(Xilinx答复29447)

请登录后发表评论

    没有回复内容