ChipScope Pro – 实例化VIO / ILA / ATC2 ChipScope核心导致“错误：NgdBuild：76”

问题描述

当我在我的设计和实现中实例化VIO / ILA / ATC2 ChipScope内核时，在NGDBuild阶段发生类似于以下内容的错误：

“错误：NgdBuild：76 – 文件”<file_path> /vio.ngc“无法合并到块”vio“（TYPE =”vio“），因为块中的一个或多个引脚（包括引脚”sync_out“）未在文件。”

我该如何解决这个错误？

解决/修复方法

ChipScope内核的信号位宽必须声明为矢量。例如，信号“sync_out”应声明为“wire [0：0] sync_out”。此外，在VIO核心的实例化模板中，必须使用此约定。从CORE Generator生成的“vio.v”文件在模块声明中显示了这一点，遵循此格式应解决此错误。如果它们被声明为std_logic或wire，则“ERROR：NgdBuild：76”将在Translate执行阶段发生。这是因为核心实例化与网表不匹配。

例如，一位端口“sync_out”将声明如下：

输入[0：0] sync_out

要么

sync_out：在std_logic_vector中（0 downto 0）;