12.1时序分析器 – 为什么时序分析器显示我没有时钟不确定性？

问题描述

当我对我的设计进行时序分析时，我注意到我的路径都没有时钟不确定性。 FPGA组件内的抖动是否应该没有不确定性？

解决/修复方法

对于所有早于Virtex-4和Virtex-5器件的器件，Timing Analyzer没有任何有关器件内单个元件抖动的信息。这是因为只有Virtex-4和Virtex-5以及更新的Speed文件存储组件的抖动信息。 公司（Xilinx回答23710） ， 公司（Xilinx回答20828） ，和（Xilinx的回答10167）用于在DCM / PLL输出抖动的详细信息。 有关PERIOD的更多信息，请参阅Xilinx白皮书“什么是PERIOD约束”（WP257）， 网址 为： http ： //www.xilinx.com/support/documentation/white_papers/wp257.pdf