问题描述
采用SPI-4.2模块的Virtex-5设计可能无法在硬件中运行。具体来说，SPI-4.2 Sink Core可能无法锁定，核心可能无法进入框架。该设计可能在一组硅中起作用，但在较新的硅片中可能会失败。
这可能是由于嵌入在SPI-4.2模块中的IDELAYCTRL。如果IDELAYCTRL应放置在不需要它的区域，则未使用的IDELAYCTRL可能无法断言RDY，从而阻止整个设计运行。将IDELAYCTRL放置在不需要它的区域不太可能发生，但即使对于没有SPI-4.2核心的设计也是如此。
解决/修复方法
建议
检查您的设计是否有未使用的IDELAYCTRL，如下所示：
检查现有MAP报告文件以获取以下警告：
“警告：放置：851 – 延迟控制器”pl4_v8_5_pl4_snk_top0 / U0 / io0 / sict1“已被锁定，具有以下位置约束：COMP”pl4_v8_5_pl4_snk_top0 / U0 / io0 / sict1“LOCATE = SITE”IDELAYCTRL_X0Y2“LEVEL 1.但是，没有正在使用由该控制器校准的延迟元件。控制器仍将耗尽时钟区域的全局时钟源并消耗功率。请参考使用文档以有效使用控制器。
如果MAP报告中没有此警告消息，则您的设计不受此问题的影响。
从ISE 10.1.2（Service Pack 2）开始，上面的WARNING消息将更改为ERROR消息。此时，必须删除不必要的IDELAYCTRL。 SPI-4.2内核可能包含嵌入在核心网表中的IDELAYCTRL。在这种情况下，您需要在没有嵌入式IDELAYCTRL的情况下重新生成SPI-4.2内核。在SPI-4.2自定义GUI的第3页上，取消选择“包含IDELAYCTRL模块”选项。默认情况下，此选项处于选中状态，因此您必须手动取消选择此选项。 （在XCO文件中一定要有：CSET sink_include_idelayctrl = false）。
如果您怀疑您的设计包含未使用的IDELAYCTRL，请参阅（Xilinx答复30966）以获取详细信息以及解决此问题的方法。
此问题适用于使用SPI-4.2 IP Core v8.5或更早版本实现的所有Virtex-5器件，如下所示：
SPI-4.2 v 8.1于2006年7月与ISE 8.2i IP Update 1一起发布。
SPI-4.2 v 8.2于2006年10月与ISE 8.2i IP Update 2一起发布。
SPI-4.2 v 8.3于2007年3月与ISE 9.1i IP Update 1一起发布。
SPI-4.2 v 8.4于2007年8月与ISE 9.2i IP Update1一起发布。
SPI-4.2 v 8.5于2008年3月与ISE Design Suite 10.1一起发布。
从计划在ISE 10.1 IP Update 3（2008年9月）发布的SPI-4.2 v8.6开始，将删除在SPI-4.2网表中包含IDELAYCTRL的选项。因此，您必须手动将IDELAYCTRL放置在选定的I / O bank中。
如有其他问题，请通过以下网址打开WebCase联系Xilinx技术支持：
没有回复内容