10.1 EDK  – “警告:MDT  – 参数clock_generator_0的值:C_DCM0_CLKIN_PERIOD  – 未在MHS中指定”-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK – “警告:MDT – 参数clock_generator_0的值:C_DCM0_CLKIN_PERIOD – 未在MHS中指定”

问题描述

创建Base System Builder设计后发生以下警告:

“警告:MDT – 参数clock_generator_0的值:C_DCM0_CLKIN_PERIOD

C:\赛灵思\ 10.1 \ EDK \ HW \ XilinxProcessorIPLib \ pcores \ clock_generator_v2_01_a \ DAT

MHS中未指定a \ clock_generator_v2_1_0.mpd第181行。作为一个

结果,从MPD使用默认值(8.000)。但是,价值

应该是10.000000。请在MHS中添加此参数并设置其值

至:10.000000。请注意,此警告将转换为错误

在EDK 11.1“

解决/修复方法

您将看到clock_generator模块中未使用的每个DCM的一个警告。您可以安全地忽略这些警告,因为这些DCM未被使用,您不必设置此参数。

如果您不想看到警告,可以设置C_DCMx_CLKIN_PERIOD参数。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

包含此修复程序的第一个Service Pack是10.1 Service Pack 2。

请登录后发表评论

    没有回复内容