Virtex-4配置 –  IEEE 1532编程流程不对器件进行编程-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-4配置 – IEEE 1532编程流程不对器件进行编程

问题描述

来自10.1 sp1设计工具(及更早版本)的当前“.isc”文件和BSDL文件不会在1532模式下对Virtex-4器件进行编程。

解决/修复方法

如果使用10.1.02(或更早版本)工具来启用1532 BSDL文件格式,则需要纠正两个问题。需要考虑以下事项:

1.“。else”文件需要在文件的前面添加以下行:

FFFFFFFF,FFFFFFFF,FFFFFFFF,FFFFFFFF,FFFFFFFF,66AA9955,

接下来,需要在文件的第一部分中删除以下行之一:

00000004,00000004,00000004,00000004,00000004,00000004,

2. 1532 BSDL文件需要具有以下命令

Virtex-4文件中的当前命令:

“ISC_DISABLE(1111010111),”&

实际命令,与Virtex-5中的命令相同:

“ISC_DISABLE(1111010110)”;

这已在10.1.03中得到解决。

此外,有关启动时钟设置的一般要求:STARTUP CLOCK必须设置为CCLK。这是在BitGen工具中使用-g StartUpClk:CClk执行的。如果正在使用ISE GUI,则“生成编程文件”属性将允许在“启动选项”菜单中选择CCLK。

请登录后发表评论

    没有回复内容