Virtex-5 GTX RocketIO – DFE时钟延迟校准覆盖

问题描述

GTX RocketIO收发器有可能使用数字反馈均衡电路。

尽管Virtex-5 FPGA RocketIO GTX收发器用户指南中列出了许多用户可修改的设置，但该电路可以保留在自动校准模式下：

https://www.xilinx.com/support/documentation/user_guides/ug196.pdf

其中一个设置是DFE时钟延迟，它由DFE_CFG属性和DFECLKDLYADJ端口控制。

要在自动校准和手动校准之间正确切换，您需要遵守以下建议。

解决/修复方法

要在手动设置DFE时钟延迟和允许校准电路在内部处理此设置之间切换，需要立即写入DFE_CFG [8] GTX_RESET。

更具体地说，如果在写入DFE_CFG [8]之后在GTX_RESET上没有看到1到0转换，则链接可能在重新校准期间中断。