问题描述
在典型系统中,许多源可以产生通道间偏斜,其中最后一个是接收器逻辑本身。由于每个磁贴中并行PMA RXCLK和RXUSRCLK之间存在不确定的相位关系,因此在Virtex-4 GT11中的PMA和PCS时钟边界之间交叉时,可能会引入多达40个UI或一个内部数据字偏斜MGT。
解决/修复方法
幸运的是,GT11能够对PMA RXCLK和RXUSRCLK进行相位对齐,从而消除了这种额外的偏斜源。对于通道绑定应用程序,请遵循Virtex-4 RocketIO收发器用户指南(第228页)中的指导原则:
http://www.xilinx.com/support/documentation/user_guides/ug076.pdf
在计算任何通道粘合系统的偏斜容差时,应包括额外的40 UI偏斜。如果通道键合序列相距足够远,使得两个不会同时出现在弹性缓冲区中,则增加CHAN_BOND_LIMIT可以是一个简单的替代方案。
没有回复内容