LogiCORE RapidIO v4.4  –  10.1 IP更新2的发行说明和已知问题(10.1_IP2)-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE RapidIO v4.4 – 10.1 IP更新2的发行说明和已知问题(10.1_IP2)

问题描述

本发行说明和已知问题答复记录适用于10.1 IP Update 2中发布的RapidIO v4.4,包含以下信息:

– 一般信息

– 新功能

– Bug修复

– 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“IP发行说明指南”,网址为:http://www.xilinx.com/support/documentation/user_guides/xtp025.pdf

解决/修复方法

新功能

– 集成RocketIO向导输出到Virtex-4 rocketio_wrapper模块。

– 包含Virtex-5封装模块的VHDL支持。

– 添加tresp_src_id,mresp_src_id和mresp_dst_id端口以支持捕获和重传请求数据包的原始目标ID。

已解决的问题

– 核心LCSBA实现消除了64 MB的可能寻址空间。

– 版本已修复:v4.4

– CR#472992 / AR#30939 – 使用具有完整34位地址的10位掩码进行LCSBA截取。

– 停止数据包的CRC错误

– 版本已修复:v4.4

– CR#469678 / AR#30940 – 固定条件,在PHY接收到sof之后,在一个停顿上加载新的CRC序列。这对Xilinx缓冲区用户来说并不重要。

– Virtex-4 4x内核可能无法退出初始化状态

– 版本已修复:v4.4

– CR#474550 / AR#31146 – 修改rocketio_wrapper_v4_4x.v以等待来自重置状态机的RX_READY。

– Virtex-4 4x内核可能会间歇性地训练为1x模式

– 版本已修复:v4.4

– CR#467616 / AR#30314 – 修改了随核心提供的oplm_pcs_rst_sequence.v文件,以注册异步TXLOCK和RXLOCK信号。

– 维护RESPONSE数据包的源器件ID不正确

– 版本已修复:v4.4

– CR#455959 / AR#29936 – 添加了tresp_src_id,mresp_src_id和mresp_dst_id输入

– 更改端口宽度覆盖后,不强制重新初始化

– 版本已修复:v4.4

– CR#459427 / AR#30323 – 修改的PHY层,用于检测端口宽度覆盖字段的变化,并在更新时重新初始化。

– 消息包提供不正确的treq_byte_count值

– 版本已修复:v4.4

– CR#467116 / AR#30320 – 修改逻辑层以正确解码消息传递大小字段。修改了测试平台以正确检查消息类型数据包的字节数。

– 使用16位deviceID的8位SWrite事务会丢失eofs

– 版本已修复:v4.4

– CR#467668 / AR#30322 – 修改逻辑层以正确地通过管道转发eof。

– 核心中未正确设置某些逻辑层CAR。

– 版本已修复:v4.4

– CR#458414 / AR#30054 – 核心中未正确设置以下逻辑层CAR:

– 装配信息CAR(偏移0xC) – ExtendedFeaturesPtr部分

– 处理元件特征CAR(偏移量0x10)

– 交换机端口信息CAR(偏移量0x14)

– 目的地运营CAR(偏移量0x1C)

– 交换机布线表目的地ID限制CAR(偏移量0x34)

v4.4中的已知问题

以下是此核心在发布时v4.4的已知问题:

– Virtex-4,Virtex-5 LXT / SXT和Virtex-5 FXT内核配置无法在第2通道中进入x1模式。

– 要修复的版本:修复未计划

– CR#457109 / AR#30023 – 通道0中的Traindown工作成功,但Virtex-4,Virtex-5 LXT / SXT和Virtex-5 FXT配置无法在通道2中进行跟踪.RocketIO收发器仅允许跟踪到渠道绑定大师。

– 错误恢复期间的核心重新初始化会导致可恢复的协议错误。

– 要修复的版本:修复未计划

– CR#457885 / AR#30021 – 如果核心在错误恢复过程中被强制重新初始化(即, – force_reinit),则可能发生这种情况。如果发生这种情况,将在恢复静默期间发送数据包。这种情况是可以恢复的。

– 后Synplicity综合实现运行可能会出现ucf故障

– 要修复的版本:修复未计划

– CR#447782 / AR#29522 – Synplicity生成的网络名称与XST生成的名称不一致,并且核心类型之间可能不一致。必须在这些故障情况下编辑.ucf文件。

– PNA原因字段可能偶尔反映保留值

– 要修复的版本:修复未计划

– CR#436767 / AR#24982 – 原因字段仅用于调试目的,不会影响功能。发生很少,需要对齐多个控制符号。

– 重新启动时可能会丢失控制符号

– 要修复的版本:修复未计划

– CR#436768 / AR#24970 – 这是一个不寻常且最终可恢复的错误。将GUI的“物理配置”页面上的“附加链接请求前致命”值设置为“4”,以防止丢失的链接请求或链接响应导致核心进入端口错误状态。

– 逻辑Rx不支持核心端停顿

– 要修复的版本:修复未计划

– CR#436770 / AR#24968 – rx缓冲区必须在没有缓冲区引起的停顿周期的情况下向逻辑层提供数据包。随核心提供的缓冲区参考设计是存储和转发缓冲区,并符合此规则。

v4.3中的已知问题

Serial Rapid I / O v4.3现已过时;您必须通过最新的IP更新升级到最新的核心。有关Serial Rapid I / O v4.3中的现有已知问题,请参阅(Xilinx答复30059)

v4.2中的已知问题

串行快速I / O v4.2现已过时;您必须通过最新的IP更新升级到最新的核心。有关Serial Rapid I / O v4.2中的现有已知问题,请参阅(Xilinx答复25462)

v4.1中的已知问题

Serial Rapid I / O v4.1现已过时;您必须通过最新的IP更新升级到最新的核心。有关Serial Rapid I / O v4.1中的现有已知问题,请参阅(Xilinx答复23850)

v3.1中的已知问题

串行快速I / O v3.1现已过时;您必须通过最新的IP更新升级到最新的核心。有关Serial Rapid I / O v3.1中的现有已知问题,请参阅(Xilinx答复22319)

请登录后发表评论

    没有回复内容