LogiCORE(直接数字综合)DDS编译器 – 为什么在使用噪声整形时会看到SFDR性能下降?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE(直接数字综合)DDS编译器 – 为什么在使用噪声整形时会看到SFDR性能下降?

问题描述

当我的DDS输出频率是fs / 2的倍数(即fs / 4,fs / 8等)时,如果使用噪声整形,我的SFDR性能比预期的差得多。为什么?

解决/修复方法

对此的简单回答是,效果是由输出频率与系统时钟谐波相关的事实引起的数学假象。抖动是一种在频谱上扩展相位误差能量的技术,而在这种情况下,谐波意味着没有相位误差,噪声整形引入谐波失真。

如果您需要的输出频率恰好是fs / 2的整数倍,则应禁用噪声整形。

请登录后发表评论

    没有回复内容