10.1 ISE  – 包含分区的设计的打开快照失败-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 ISE – 包含分区的设计的打开快照失败

问题描述

无法为包含分区的设计打开作为“Restore SnapShot”进程的一部分创建的快照。

1.设计是开放的,并且在一个或多个源模块上放置分区。

2.拍摄当前设计的快照(snap1)(项目 – >拍摄快照)。

3.使Snap1成为“当前”(项目 – >使快照成为当前状态)。

4.当提示将当前项目保存为snap2时,选择“是”。

当我尝试在“快照”选项卡中查看snap1或snap2时,会发生错误:

“snap2打开失败了。”

尝试使快照成为当前,失败并发生错误:

“为snap2制作快照当前失败。”

解决/修复方法

只有包含分区的项目以及在还原现有快照时创建快照时,才会出现此问题。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

请登录后发表评论

    没有回复内容