10.1时序分析器 – 不报告设置错误的故障路径-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1时序分析器 – 不报告设置错误的故障路径

问题描述

时序报告包含设置错误,但约束下没有列出路径。对于同时具有保持错误和设置错误的路径,会发生这种情况。启用快速路径切换时,这些路径在详细报告中显示为保留违规两次,但不会出现设置违规。

解决/修复方法

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

包含此修复程序的第一个Service Pack是10.1 Service Pack 1。

请登录后发表评论

    没有回复内容