10.1EDK SP1,ppc440mc_ddr2_v1_01_a  – 对于16位和32位存储器接口,MPD文件中的端口宽度设置不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1EDK SP1,ppc440mc_ddr2_v1_01_a – 对于16位和32位存储器接口,MPD文件中的端口宽度设置不正确

问题描述

对于16位和32位存储器接口,控制器在MPD中具有不正确的端口宽度

解决/修复方法

该问题将在下一版本的EDK 10.1 Sp2中修复。它将在以下时间提供:

http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp

请登录后发表评论

    没有回复内容